Материнская плата Altera Cyclone CoreEP4CE10 EP4CE10 ALTERA IV CPLD & FPGA системная разработки полная

5 шт./лот, системная плата Altera Cyclone CoreEP4CE10 EP4CE10 EP4CE10 ALTERA Cyclone IV CPLD & FPGA, для IOs

 

Материнская плата FPGA, имеет чип ALTERA Cyclone IV EP4CE10F17C8N, встроенный

Обзор

CoreEP4CE10-это системная плата FPGA, которая имеет встроенное устройство EP4CE10F17C8N, поддерживает более широкое расширение.

Встроенное устройство последовательной настройки EPCS16SI8N Интегрированная Базовая схема FPGA, например, цепь часов Встроенная кнопка nCONFIG, кнопка сброса, 4 светодиода Все порты I/O доступны на штырьковые наконечники Встроенный интерфейс для отлаживания/программирования JTAG 2,00 мм header дизайн, пригодные для подключаемые в вашем приложении системы

---

Что на плате

EP4CE10F17C8N:Устройство ALTERA Cyclone IV FPGA, оснащенное: Рабочая частота:50 МГц Операционной Напряжение:1,15 V-3,465 V Посылка:BGA256 I/Os:164 LEs:10K Оперативная память:414kb PLLs: 2 Исправление/программирование:Поддержка JTAG AMS1117-3.3 (с нижней стороны),3,3 V регулятор напряжения AMS1117-2.5 (с нижней стороны),2,5 V регулятор напряжения AMS1117-1.2 (с нижней стороны),1,2 V регулятор напряжения EPCS16,Встроенная память серии FLASH, для хранения кода Мощность индикатор Светодиоды Кнопка сброса Nconfig кнопки:Может быть использован для настройки чип FPGA, эквивалент мощности сброс Активный кристалл 50 м JTAG интерфейс:Для гайки/программирования Расширитель FPGA pins,Разъемы расширения доступны для VCC, GND и всех портов ввода/вывода для дальнейшего расширения

---

Фото

Примечание:
CoreEP4CE10 обеспечивает интерфейс для отлаживания JTAG, но не интегрирует какую-либо функцию отлаживания, требуется декодер.
Материнская плата и программатор/дебютор на фотографиях не включены в цену.

 

Джтаг Интерфейс

Развития ресурсы

Основная плата CoreEP4CE10 FPGA поставляется с компакт-диска с инструкцией по эксплуатации, включая компоненты для разработки, указанные ниже:

Соответствующее программное обеспечение (Quaters II, NIOS II и т. д.) Демонстрационный код (Verilog, VHDL, NIOS II C) Схема (PDF) FPGA документация развития

Вики:Www.wav eshare.com/wiki/CoreEP4CE10

Посылка содержание

Вес:0,042 кг

Посылка содержит Основная плата CoreEP4CE10 x 1 Руководство пользователя CD x